CMOS LSI の高集積化・高性能化・低消費電力化は, 基本構成要素の MOSFET の比例縮小則 (スケーリング則) による微細化に基本を置き, その中心技術としてゲート酸化膜の薄層化がある. 現状の最先端デバイスでは, その膜厚が 2~ 3nm となり, 物理的限界に近づいており, その代替技術として, 高誘電率膜の開発が進められている. その高誘電率膜技術の開発の現状, 問題点, 信頼性上の着目点と現状について展望する.